Счетчик, двоичный реверсивный счетчик, VHDL, Altera, мультиплексор, интегральная схема, контроль чётности

РЕФЕРАТ 1
ВВЕДЕНИЕ 3
ОСНОВНАЯ ЧАСТЬ 4
Разработка алгоритма работы. 4
Разработка функциональной схемы устройства. 9
Разработка принципиальной схемы проектируемого устройства, выбор и обоснование элементной базы. 11
Разработка блока контроля входных данных 11
Разработка блока счёта 14
Разработка блока контроля переполнения 15
Разработка блока формирования бита паритета 17
Разработка блока выдачи данных 18
Разработка VHDL-модели проектируемого устройства. 22
Построение временных диаграмм работы устройства и расчет параметров, характеризующих его быстродействие и энергопотребление. 37
ЗАКЛЮЧЕНИЕ 40
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 41
ПРИЛОЖЕНИЕ А 42
ПРИЛОЖЕНИЕ Б 43
ПРИЛОЖЕНИЕ В 45
ПРИЛОЖЕНИЕ Г 46
ПРИЛОЖЕНИЕ Д 47

Общие сведения о счётчиках.
К счётчикам относят автоматы, которые под действием входных импульсов переходят из одного состояния в другое, фиксируя тем самым число поступивших на их вход импульсов в том или ином виде [1].
Классификация счётчиков.
 по способу переключения триггера:
 асинхронные;
 синхронные;
 по способу кодирования внутренних состояний:
 двоичные;
 Джонсона;
 в коде «1 из N»;
 Грея;
 двоично-десятичные;
 другие;

Курсовой проект содержит 1 лист чертежей формата А1, пояснительную записку на 47 листах формата А4, включающую 13 рисунка, 1 таблицу, 12 литературных источников, 5 приложений.

СЧЕТЧИК, ДВОИЧНЫЙ РЕВЕРСИВНЫЙ СЧЕТЧИК, VHDL, ALTERA, МУЛЬТИПЛЕКСОР, ИНТЕГРАЛЬНАЯ СХЕМА, КОНТРОЛЬ ЧЁТНОСТИ

Объектом разработки является функциональный узел ЭВМ - двоичный реверсивный счетчик с выдачей информации в последовательно-параллельном коде.

Цель работы – проектирование реверсивного двоичного счетчика с параллельной загрузкой информации, выдачей информации через разъем побайтно и контролем «по чётности».

Полученные теоретические результаты – в результате моделирования был получен 31разрядный двоичный реверсивный счётчик с параллельной загрузкой данных, контролем чётности входных данных и индикацией ошибки при несовпадении значений передаваемого бита чётности и фактической чётности входных данных, с выбором направления счёта, с индикацией переполнения счётчика, с формированием бита чётности выходных данных, с выдачей данных в последовательно-параллельном коде на 8миконтактный разъём и на семисегментные индикаторы.

Практическая реализация устройства выбрана на отечественной микроэлектронной базе.