Ключи на полевых транзисторах и аналоговые коммутаторы

Оглавление

1.Введение. 1
2.Сравнение синхронных и асинхронных триггеров. 5
2.1. Асинхронные триггеры. 5
2.2. Синхронные триггеры. 5
3. Некоторые свойства триггеров. 11
4. Асинхронные (нетактируемые) триггеры. 13
4.1. Триггер на элементах И-НЕ. 13
4.2. Триггер на ИЛИ-НЕ элементах. 14
5. Тактируемые (синхронные) триггеры. 16
5.1. RS-триггеры. 16
5.2. D-триггер. 19
5.3. Т-триггер. 21
5.4. JK-триггер. 22
5.5. JK-MS-триггер. 23
6. Характеристические уравнения триггеров. 25
6.1. Характеристическое уравнение JK-триггера, управляемого по одному фронту. 25
6.2. Характеристическое уравнение RS-триггера, управляемого по одному фронту. 26
6.3. Характеристическое уравнение T-триггера с T и C входами. 27
6.4. Характеристическое уравнение D-триггера. 28
6.5. Характеристическое уравнение И-НЕ-триггера. 28
6.6. Характеристические уравнения для триггеров, тактируемых по уровню сигнала. 29
7. Библиографический список. 30

2.2. Синхронные триггеры.

Синхронные триггеры имеют дополнительный тактовый вход, на который подаются положительные тактовые импульсы. Синхронные триггеры снабжаются дополнительным входом, по которому поступает синхронизирующий (тактирующий) сигнал. При этом изменение состояния триггера происходит (при наличии управляющего сигнала) только в те моменты времени, когда на специальный синхровход триггера поступает тактирующий импульс.
Тактирование может осуществляться импульсом (потенциалом) или фронтом (перепадом потенциала). В первом случае сигналы на управляющих входах оказывают влияние на состояние триггера только при разрешающем потенциале на тактовом входе. Такой триггер управляется уровнем тактового импульса (рис.6). Он имеет статически работающую входную схему и называется прозрачным. Во втором случае воздействие управляющих сигналов проявляется только в момент перехода 1→0 или 0→1 на тактовом входе. Такой триггер управляется фронтом тактового импульса (рис.7).
...

3. Некоторые свойства триггеров.

Проскок фронта - свойство триггера, переключаемого задним фронтом, при активном С-уровне передавать на выход не все (в отличие от проявления прозрачности), но некоторые (в частности, лишь повторные или кратные) переключения управляющих входов при некоторых состояниях триггера. О проскоке фронта имеет смысл говорить лишь применительно к непрозрачным триггерам, поскольку прозрачность в силу ее определения требует адекватной передачи уровня со входа на выход. Проскок фронта — вредное явление. Если триггер допускает проскок, то на схему налагается дополнительное ограничение: управляющие уровни триггера не должны изменяться при активном уровне С-сигнала.
Свойство захвата 1 и (или) 0 характеризует триггеры, переключаемые задним фронтом.
...

4.1. Триггер на элементах И-НЕ.

И-НЕ-триггер построен на двух логических элементах И-НЕ (рис.15). Для такого триггера справедливо правило: на выходе элемента И-НЕ состояние 0 появляется только тогда, когда ко всем входам приложены логические 1. Переключение такого триггера происходит только сигналом 0 на одном из входов.

Рис.15. Схема И-НЕ-триггера.

Входы и выходы на схеме расположены так, что 1 на каком-либо входе вызывает появление 1 на выходе с тем же номером. При это второй выход, являясь инверсным, будет принимать состояние 0.
Если на Вых.1 имеется сигнал +Uп, диоды VD1 и VD3 заперты, база транзистора VT1 через R1 и VD5 получает положительное смещение, так что транзистор VT1 становится проводящим, и на выходной клемме Вых.2 устанавливается напряжение 0 В.
Переключение из одного состояния в другое протекает следующим образом. Пусть в качестве примера исходным состоянием будет уже рассмотренное, а именно, транзистор VT1 проводит, а транзистор VT2 заперт, т.е.
ко входу Вх.
...

4.2. Триггер на ИЛИ-НЕ элементах.

ИЛИ-НЕ-триггер построен из двух ИЛИ-НЕ элементов. Для данного триггера справедливо правило: напряжение на выходе, соответствующее состоянию 0, возникает тогда, когда хотя бы на одну из входных клемм приложено напряжение, пропорциональное состоянию 1. ИЛИ-НЕ-триггер переключается только сигналом 1 на одном из входов. Схема триггера на ИЛИ-НЕ элементах изображена на рис.17.

Рис.17. Схема ИЛИ-НЕ-триггера.

Расположение входов и выходов на рисунке такое же, что и на схеме И-НЕ-триггера.
Если ко Вх.1 приложено напряжение Uп, база транзистора VT1 получает положительное смещение, транзистор переходит в проводящее состояние, и напряжение на Вых.2 становится равным 0 В. Переключение во второе стабильное состояние происходит так. Пусть на Вх.1 станет 0 В, на Вх.2 +Uп. Транзистор VT2 получит на базе положительное смещение, потому что VD4 заперт, так как на Вых.2 ещё имеется напряжение 0В.
В результате VT2 станет проводить, и напряжение на Вых.
...

5.1. RS-триггеры.

RS-триггеры обозначаются также как SR-триггеры. S→set (устанавливать), R→reset (гасить).
Схема данного триггера состоит из И-НЕ-триггера и дополнительной схемы для информационных входов R и S и тактового входа С. Пример такого триггера представлен на рис.19а.

Рис.19. Синхронный RS-триггер:
а) принципиальная схема входа и логическая структура непрозрачного RS-триггера (динамически работающая входная схема);
б) принципиальная схема и логическая структура прозрачного RS-триггера (статически работающая входная схема).

Рассмотрим рис.19а. Данный триггер переключается по срезу тактового сигнала С. Резисторы обладают настолько большим сопротивлением, что при подаче на любой из входов R или S напряжения 0 В входной ток соответствующей последующей схемы И-НЕ недостаточен для переключения в состояние 1.
...

5.2. D-триггер.

D→delay (задерживать). У D-триггера есть лишь один информационный вход. D-триггер может быть построен на базе RS-триггера (рис.25а) и на базе логических элементов И-НЕ (рис.25б). Рассмотрим схему триггера, созданного на базе RS-триггера. Подаваемый на S сигнал подводится через элемент НЕ к R-входу, т.е. R вход больше не управляется внешними сигналами.

Рис.25. D-триггер:
а) D-триггер на базе RS-триггера;
б) D-триггер на основе логических элементов И-НЕ.

Действия триггеров, изображённых на рис.25, будет разным:
1. D-триггер по рис.25а после смены информации на входе D переключается в момент окончания импульса на входе С, который как раз и следует за этой сменой на входе D. То есть сначала изменяется сигнал на входе D, затем изменяется сигнал на входе С, и только после конца этого импульса на входе С триггер переключается;
2. D-триггер по рис.
...

5.3. Т-триггер.

Часто нужен триггер, который меняет своё состояние при каждом такте синхроимпульса. Таким триггером является Т-триггер. Т→toggle (англ. «перескакивающий»). Такой триггер управляется по одному фронту тактового импульса. При этом его можно настроить на управление как по срезу тактового синхроимпульса (рис.30а), так и по нарастанию тактового синхроимпульса С-входа (рис..30б). Логическая структура и символическое обозначение T-триггера приведены на рис.31.

а б
Рис.30. Условное обозначение T-триггера, управляемого:
а) по переднему фронту тактового синхроимпульса;
б) по заднему фронту тактового синхроимпульса.

Рис.31. Т-триггер: а) логическая структура; б) символическое обозначение.

Работает Т-триггер, схема которого изображена на рис.31, так. Если на входе Т имеется сигнал 0, то выходное состояние не изменяется.
...

5.4. JK-триггер.

JK-триггер – универсальный триггер, имеющий такое же строение как и Т-триггер, но с восстановленными S и R входами. Такой триггер при S=R=1 (J=K=1) переключается как Т-триггер. При комбинации J=K=0 данный триггер работает в режиме хранения. При J=1, если Q1=0 и Q2=1, триггер устанавливается, т.е. переходит в состояние Q1=1 и Q2=0. При К=1, если Q1=1 и Q2=0, триггер сбрасывается, т.е. переходит в состояние Q1=0 и Q2=1.
Название JK-триггера образовано от начальных букв английских слов jerk = «резко толкать» и kick = «брыкать».
JK-триггер представляет собой запоминающий элемент с очень широкими возможностями применения. Он построен так же как Т-триггер, с тем отличием, что оба информационных входа G1 и G2 не объединены в один вход Т, а выведены порознь. Это даёт возможность получить на базе одного элемента следующие триггеры:
Т-триггер, если объединить входы J и K (рис. 33а);
RS-триггер, если входы J и K использовать порознь (рис.
...

5.5. JK-MS-триггер.

JK-триггер, изготовленный в виде монолитной интегральной схемы, обычно имеет
некоторые схемнотехнические особенности. В этой технике большие трудности вызывает изготовление конденсаторов для схем триггерных входов. Поэтому для достижения требуемых логических связей между информационными и тактовым сигналами обычно используют другой путь, а именно, применяют схемы триггеров, состоящие из двух ступеней (рис. 36):
главный триггер  вспомогательный триггер
или
хозяин (master)  раб (slave).

Рис.36. JK-MS-триггер: а) функциональная схема; б) символ

В главный триггер информация со входа поступает за два шага. Первый шаг осуществляется при значении тактового импульса 1, и информация записывается во вспомогательный (ведущий) триггер (master). После того как тактовый импульс сменит своё значение на 0, следует второй шаг, и информация поступает в главный (ведомый) триггер (slave).
При этом к крутизне фронтов тактовых импульсов не предъявляется особых требований.
...

6.2. Характеристическое уравнение RS-триггера, управляемого по одному фронту.

RS-триггер имеет таблицу истинности, изображённую на рис.39а. Преобразуем её в полную таблицу истинности (рис.39б), в которую добавим значение переменной в момент времени t (после рассматриваемого такта). Данная таблица записана для RS-триггера на ИЛИ-НЕ элементах.



а б
Рис.39. Таблица истинности: а) сокращённая форма; б) полная форма.

Запишем СДНФ для RS-триггера: Q1(n+1)=[ Q1 S̅ R̅ + Q̅1SR̅ + Q1SR̅ ]n.
С помощью матрицы Карно (рис.40) сократим полученное уравнение и получим:
Q1(n+1)=[ S + R̅*Q1 ]n.

Рис.40. Таблица Карно для управляемого по одному фронту RS-триггера.

В случаях 7 и 8 полной таблицы истинности (рис.39б) условные конституенты, обозначенные символом «Х», заменяются единицами в таблице Карно (рис.40).