разработка 8 разрядного процессора с использованием принципа схемной логики, выполняющего операцию деления чисел, представленных в двойной системе счисления , представленных в двойной системе чисел,

Содержание

Введение
1.Составление словесного алгоритма
2.Синтез операционного устройства
3.Синтез управляющего устройства в формате автомата Мура
3.1. Построение схемы алгоритма в микрооперациях
3.2.Построение схемы алгоритма в микрокомандах
3.3.Построение графа функционирования
3.4.Кодирование состояний устройства
3.5. Структурная схема управляющего устройства
3.6. Построение таблицы функционирования комбинационного узла
3.7.Запись логических выражений для выходных величин комбинационного узла
3.8.Построение схемы комбинационного узла и процессора
4.Программирование операции умножение на базе МК51

разработка 8 разрядного процессора с использованием принципа схемной логики, выполняющего операцию деления чисел, представленных в двойной системе счисления , представленных в двойной системе чисел,

В ЭВМ в качестве элементарных автоматов используются главным образом триггеры.
Элементы представляют собой микроминиатюризованные интегральные электронные схемы, сформированные в кристалле кремния с помощью специальных технологических процессов.
Основные, наиболее часто употребляемые типы интегральных элементов, - это потенциальные элементы транзисторно-транзисторной логики (ТТЛ) и элементы на МОП транзисторах.
При разработке микропроцессора необходимо выполнить следующие действия:
- составление алгоритма пошагового выполнения арифметической операции;
- определение цифровых устройств, участвующих в операции;
- разработка структурной схемы микропроцессора;
- синтез структурной схемы операционного устройства;