СИНТЕЗ ЦИФРОВОГО УСТРОЙСТВА УПРАВЛЕНИЯ

Заключение
В ходе проделанной работы был произведен синтез цифрового устройства управления в базисах мультиплексоров, логических элементов Шеффера и Пирса в соответствии с заданным вариантом логической функции и управляющих переменных.
Синтезированные схемы ЦУУ были смоделированы в среде Electronics Workbench 5.12 (EWB).
Работоспособность полученных моделей ЦУУ продемонстрирована с помощью индикации заданных значений логической функции с помощью Word Generator из EWB и результата на выходе схемы с помощью Logic Analyzer и лампочки.
Таблица 7. Сравнительная таблица схем ЦУУ по кол-ву корпусов ИМС для 5-ти переменных
Схема Кол-во корпусов ИМС Потребляемая мощность, мВт
ЦУУ в базисе Пирса 10 78,8
ЦУУ на основе мультиплексора 3 23,64
Таблица 8. Сравнительная таблица схем ЦУУ по кол-ву корпусов ...

Техническое задание 3
1 Синтез цифрового устройства управления 5-ти двоичных переменных 4
1.1 Табличная форма и СДНФ функция выхода 4
1.2 ЦУУ на основе двух- и трехвходовых логических элементов Пирса 5
1.3 ЦУУ на основе мультиплексоров с 8-ю информационными входами и двухвхдовых логических элементов Шеффера 7
2 Синтез цифрового устройства управления 6-ти двоичных переменных 13
2.1 Табличная форма и СДНФ функция выхода 13
2.2 ЦУУ на основе двух- и трехвходовых логических элементов Шеффера 15
2.4 Синтез ЦУУ на основе мультиплексоров и логических элементов Пирса. 1ый вариант 17
2.5 Синтез ЦУУ на основе мультиплексоров и логических элементов Пирса. 2ой вариант 26
3 Обоснование выбора серии микросхем 33
Заключение 34
Список использованной литературы 36
Приложение 1. Применяемые микросхемы 37

Техническое задание
1. Произвести синтез цифрового устройства управления (ЦУУ) в базисах мультиплексоров, логических элементов Шеффера и Пирса в соответствии с заданным вариантом логической функции и управляющих переменных.
2. Произвести схемотехническое моделирование синтезированных схем ЦУУ с помощью программы Electronics Workbench (EWB).
3. Продемонстрировать работоспособность полученных моделей ЦУУ с индикацией заданных значений логической функции с помощью Word Generator из EWB и результата на выходе схемы с помощью Logic Analyzer и лампочки.
4) Термы логических функций заданы в виде чисел в десятичной системе счисления.
Синтезировать схемы ЦУУ в соответствии со следующими требованиями.
5. Для ЦУУ с логической функцией от 5-ти двоичных переменных:
Y(1,2,3,6,8,10,11,13,15,16,17,20,22,2 3,24,25,26,28,29,31)
а). На основе двух- и трехвходовых логических элементов Пирса.
б). На основе мультиплексоров с 8-ю информационными входами и двухвхдовых логических элементов Шеффера.
Управляющие переменные:
X4X3X2
6. Для ЦУУ с логической функцией от 6-ти двоичных переменных:
Y(0,3,4,5,6,9,10,15,16,19,20,21,22,25,26,31,32,35,36,37,38,41,42,47,48,51,52,53,54,57,58,63)
а). На основе двух- и трехвходовых логических элементов Шеффера.
б). На основе мультиплексоров с 4-мя и 8-ю информационными входами (два варианта).
Управляющие переменные:

1 Табличная форма и СДНФ функция выходаТаблица 3. Таблица истинности заданного ЦУУ№X5X4X3X2X1X0Y00000001100000102000010030000111400010015000101160001101700011108001000090010011100010101110010110120011000130011010140011100150011111160100001170100010180100100190100111200101001210101011220101101230101110240110000250110011260110101270110110280111000290111010300111100310111111321000001331000010341000100351000111361001001371001011381001101391001110401010000411010011421010101431010110441011000451011010461011100471011111481100001491100010501100100511100111521101001531101011541101101551101110561110000571110011581110101591110110601111000611111010621111100631111111Y=X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X02.2 ЦУУ на основе двух- и трехвходовых логических элементов ШеффераПредставим таблицу функции в виде карты Карно. По столбцам отображаются значения переменных X2, X1, X0, а по строкам – X5,X4, X3.Рис. 15. Карта Карно для заданного ЦУУY=X3X1X0+X3X2X1+X3X2X1X0+X3X2X1X0+X3X2X1X0+X3X2X1X0+X3X2X1X0Полученная функция не зависит от переменных X5 и X4.Приведем полученную логическую функцию к заданному базису И-НЕ используя закон двойного отрицания [1]Y=X3X1X0∙X3X2X1∙X3X2X1X0∙X3X2X1X0∙X3X2X1X0∙X3X2X1X0∙X3X2X1X0По полученной функции построим схему для моделирования в EWBРис. 16. Схема устройства в EWBРис. 17. Диаграммы входных и выходных сигналовВ качестве двухвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА3. Микросхема представляет собой четыре логических элемента 2И-НЕ [2]. В качестве трехвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА4. Микросхема представляет собой три логических элемента 3И-НЕ [2]. Функциональная схема разработанного цифрового управляющего устройства представлена на рис. 18.Рис. 18. Функциональная схема ЦУУ2.4 Синтез ЦУУ на основе мультиплексоров и логических элементов Пирса. 1ый вариантЗапишем таблицу соответствия информационных входов мультиплексора заданным управляющим переменным [4]Управляющие переменные: X5X3X1, X4X2Таблица 4. Таблица соответствия информационных входов мультиплексора заданным управляющим переменным X5X3X1YX5X3X1D0X5X3X1D1X5X3X1D2X5X3X1D3X5X3X1D4X5X3X1D5X5X3X1D6X5X3X1D70000000X4X2X00000113X4X2X00001004X4X2X00001015X4X2X00001106X4X2X00010019X4X2X000101010X4X2X000111115X4X2X001000016X4X2X001001119X4X2X001010020X4X2X001010121X4X2X001011022X4X2X001100125X4X2X001101026X4X2X001111131X4X2X010000032X4X2X010001135X4X2X010010036X4X2X010010137X4X2X010011038X4X2X010100141X4X2X010101042X4X2X010111147X4X2X011000048X4X2X011001151X4X2X011010052X4X2X011010153X4X2X011011054X4X2X011100157X4X2X011101058X4X2X011111163X4X2X0Минимизируем логические функции после выделения управляющих переменных мультиплексора 1-ого уровняРис. 19. Минимизация логической функции D0D0=X2+X0Рис. 20. Минимизация логической функции D1D1=X2X0+X2X0Рис. 21. Минимизация логической функции D2D2=X2X0Рис. 22. Минимизация логической функции D3D3=X2X0+X2X0Рис. 23. Минимизация логической функции D4D4=X2+X0Рис. 24. Минимизация логической функции D5D5=X2X0+X2X0Рис. 25. Минимизация логической функции D6D6=X2X0Рис. 26. Минимизация логической функции D7D7=X2X0+X2X0Соответствие информационных входов мультиплексоров 2-ого уровня управляющей переменной X4X2 [4]Логические функции, подаваемые на вход D0 мультиплексора 2-ого уровняD0=X2+X0X4=0; X2=0D0.0=X0X4=0; X2=1D0.1=1X4=1; X2=0D0.2=X0X4=1; X2=1D0.3=1Логические функции, подаваемые на вход D1 мультиплексора 2-ого уровняD1=X2X0+X2X0X4=0; X2=0D1.0=X0X4=0; X2=1D1.1=X0X4=1; X2=0D1.2=X0X4=1; X2=1D1.3=X0Логические функции, подаваемые на вход D2 мультиплексора 2-ого уровняD2=X2X0X4=0; X2=0D2.0=X0X4=0; X2=1D2.1=0X4=1; X2=0D2.2=X0X4=1; X2=1D2.3=0Логические функции, подаваемые на вход D3 мультиплексора 2-ого уровняD3=X2X0+X2X0X4=0; X2=0D3.0=X0X4=0; X2=1D3.1=X0X4=1; X2=0D3.2=X0X4=1; X2=1D3.3=X0Логические функции, подаваемые на вход D4 мультиплексора 2-ого уровняD4=X2+X0X4=0; X2=0D4.0=X0X4=0; X2=1D4.1=1X4=1; X2=0D4.2=X0X4=1; X2=1D4.3=1Логические функции, подаваемые на вход D5 мультиплексора 2-ого уровняD5=X2X0+X2X0X4=0; X2=0D5.0=X0X4=0; X2=1D5.1=X0X4=1; X2=0D5.2=X0X4=1; X2=1D5.3=X0Логические функции, подаваемые на вход D6 мультиплексора 2-ого уровняD6=X2X0X4=0; X2=0D6.0=X0X4=0; X2=1D6.1=0X4=1; X2=0D6.2=X0X4=1; X2=1D6.3=0Логические функции, подаваемые на вход D7 мультиплексора 2-ого уровняD7=X2X0+X2X0X4=0; X2=0D7.0=X0X4=0; X2=1D7.1=X0X4=1; X2=0D7.2=X0X4=1; X2=1D7.3=X0По полученным выражениям построим схему для моделирования в EWB.Рис. 27. Схема устройства в EWBРис. 28. Диаграммы входных и выходных сигналовВ качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ [2]. В качестве мультиплексора с 8-ю информационными входами оптимальным выбором будет микросхема К555КП7. Микросхема представляет собой селектор-мультиплексор на восемь каналов со стробированием. В зависимости от установленного на входах A0, A1, A2 кода разрешает прохождение сигнала на выходы только от одного из восьми информационных входов D0-D7, при этом на входе стробирования E должно быть установлено напряжение низкого уровня. При высоком уровне напряжения на входе E прямой выход устанавливается в состояние низкого уровня напряжения, а инверсный, соответственно в состояние высокого уровня [3]. В качестве мультиплексора с 4-мя информационными входами оптимальным выбором будет микросхема К555КП2. Микросхема представляет собой сдвоенный селектор-мультиплексор 4-1 с общими входами выбора данных и раздельными входами стробирования. При высоком уровне напряжения на входе стробирования E соответствующий ему выход устанавливается в состояние низкого уровня напряжения, в ином случае на выход приходит информация от выбранного входами A0, A1 информационного входа D0 - D3 [3]. Функциональная схема разработанного цифрового управляющего устройства представлена на рис. 29.Рис. 29. Функциональная схема ЦУУ2.5 Синтез ЦУУ на основе мультиплексоров и логических элементов Пирса. 2ой вариантЗапишем таблицу соответствия информационных входов мультиплексора заданным управляющим переменным X4X2, X5X3X1 [4]Таблица 5. Таблица соответствия информационных входов мультиплексора заданным управляющим переменным X4X2YX4X2D0X4X2D1X4X2D2X4X2D30000000X5X3X1X00000113X5X3X1X00001004X5X3X1X00001015X5X3X1X00001106X5X3X1X00010019X5X3X1X000101010X5X3X1X000111115X5X3X1X001000016X5X3X1X001001119X5X3X1X001010020X5X3X1X001010121X5X3X1X001011022X5X3X1X001100125X5X3X1X001101026X5X3X1X001111131X5X3X1X010000032X5X3X1X010001135X5X3X1X010010036X5X3X1X010010137X5X3X1X010011038X5X3X1X010100141X5X3X1X010101042X5X3X1X010111147X5X3X1X011000048X5X3X1X011001151X5X3X1X011010052X5X3X1X011010153X5X3X1X011011054X5X3X1X011100157X5X3X1X011101058X5X3X1X011111163X5X3X1X0Минимизируем логические функции после выделения управляющих переменных мультиплексора 1-ого уровняРис. 30. Минимизация логической функции D0D0=X3X1X0+X3X1X0+X3X1X0+X3X1X0Рис. 31. Минимизация логической функции D1D1=X3X1+X3X0+X3X1X0Рис. 32. Минимизация логической функции D2D2=X3X1X0+X3X1X0+X3X1X0+X3X1X0Рис. 33. Минимизация логической функции D3D3=X3X1+X3X0+X3X1X0Соответствие информационных входов мультиплексоров 2-ого уровня управляющей переменной X5X3X1 [4]Логические функции, подаваемые на вход D0 мультиплексора 2-ого уровняD0=X3X1X0+X3X1X0+X3X1X0+X3X1X0X5=0; X3=0; X1=0D0.0=X0X5=0; X3=0; X1=1D0.1=X0X5=0; X3=1; X1=0D0.2=X0X5=0; X3=1; X1=1D0.3=X0X5=1; X3=0; X1=0D0.4=X0X5=1; X3=0; X1=1D0.5=X0X5=1; X3=1; X1=0D0.6=X0X5=1; X3=1; X1=1D0.7=X0Логические функции, подаваемые на вход D1 мультиплексора 2-ого уровняD1=X3X1+X3X0+X3X1X0X5=0; X3=0; X1=0D1.0=1X5=0; X3=0; X1=1D1.1=X0X5=0; X3=1; X1=0D1.2=0X5=0; X3=1; X1=1D1.3=X0X5=1; X3=0; X1=0D1.4=1X5=1; X3=0; X1=1D1.5=X0X5=1; X3=1; X1=0D1.6=0X5=1; X3=1; X1=1D1.7=X0Логические функции, подаваемые на вход D2 мультиплексора 2-ого уровняD2=X3X1X0+X3X1X0+X3X1X0+X3X1X0X5=0; X3=0; X1=0D2.0=X0X5=0; X3=0; X1=1D2.1=X0X5=0; X3=1; X1=0D2.2=X0X5=0; X3=1; X1=1D2.3=X0X5=1; X3=0; X1=0D2.4=X0X5=1; X3=0; X1=1D2.5=X0X5=1; X3=1; X1=0D2.6=X0X5=1; X3=1; X1=1D2.7=X0Логические функции, подаваемые на вход D3 мультиплексора 2-ого уровняD3=X3X1+X3X0+X3X1X0X5=0; X3=0; X1=0D3.0=1X5=0; X3=0; X1=1D3.1=X0X5=0; X3=1; X1=0D3.2=0X5=0; X3=1; X1=1D3.3=X0X5=1; X3=0; X1=0D3.4=1X5=1; X3=0; X1=1D3.5=X0X5=1; X3=1; X1=0D3.6=0X5=1; X3=1; X1=1D3.7=X0По полученным выражениям построим схему для моделирования в EWB.Рис. 34. Схема устройства в EWBРис. 35. Диаграммы входных и выходных сигналовВ качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ [2]. В качестве мультиплексора с 8-ю информационными входами оптимальным выбором будет микросхема К555КП7.