СИНТЕЗ ЦИФРОВОГО УСТРОЙСТВА УПРАВЛЕНИЯ

При проектировании устройства управления по заданной функции было выявлено, что схемы со средним уровнем интеграции дают возможность получить более дешёвый конечный продукт, чем в случае использования схем с низкой степенью интеграции, поскольку схемы, построенные на таких ИМС, оказались значительно проще, а для их реализации потребовалось меньшее количество элементов.
...

1. Техническое задание на курсовую работу 3
2. Задача 1 4
2.1 Табличная форма и СДНФ функции Y1 4
2.2 Построение карты Карно для функции Y1. 5
2.3 Синтез ЦУУ на основе логических элементов Пирса 6
2.3.1 Выбор микросхем для устройства 6
2.3.2 Функциональная схема цифрового управляющего устройства. 7
2.4 Синтез ЦУУ на основе мультиплексоров и логических элементов Шеффера (8 разрядный мультиплексор). 7
2.4.1 Таблица, устанавливающая соответствие информационных входов мультиплексора заданным управляющим переменным. 7
2.4.2 Минимизация логических функций после выделения управляющих переменных Мультиплексора 1-ого уровня 8
Схема устройства в EWB5.12: 10
2.4.4. Выбор микросхем для устройства 10
2.4.5 Функциональная схема цифрового управляющего устройства. 11
3. Задача 2 12
3.1 Табличная форма и СДНФ функции Y2 12
3.2 Построение карты Карно для функции Y1. 14
3.3 Синтез ЦУУ на основе логических элементов Шеффера 14
Схема устройства в EWB5.12: 15
3.3.1 Выбор микросхем для устройства 15
3.3.2 Функциональная схема цифрового управляющего устройства. 15
3.4 Синтез ЦУУ на основе мультиплексоров и логических элементов Пирса (8-и и 4-х разрядные мультиплексоры). 15
3.4.1 Таблица, устанавливающая соответствие информационных входов мультиплексора заданным управляющим переменным. 15
3.4.2 Минимизация логических функций после выделения управляющих переменных мультиплексора 17
3.4.3 Cоответствие информационных входов мультиплексоров 2-ого уровня выбранным управляющим переменным. 18
Схема устройства в EWB5.12: 21
3.4.3. Выбор микросхем для устройства 22
3.4.4 Функциональная схема цифрового управляющего устройства. 22
3.5 Синтез ЦУУ на основе мультиплексоров и логических элементов Пирса (4-х и 8-и разрядные мультиплексоры). 23
3.5.1 Таблица, устанавливающая соответствие информационных входов мультиплексора заданным управляющим переменным. 23
3.5.2 Минимизация логических функций после выделения управляющих переменных мультиплексора 24
3.5.3 Cоответствие информационных входов мультиплексоров 2-ого уровня выбранным управляющим переменным. 25
Схема устройства в EWB5.12: 28
3.5.3. Выбор микросхем для устройства 28
3.5.4 Функциональная схема цифрового управляющего устройства. 29
4. Обоснование выбора серии микросхем 30
5. Спецификация 31
6. Вывод 32
7. Список литературы 33

1. Техническое задание на курсовую работу
1. Произвести синтез цифрового устройства управления (ЦУУ) в базисах мультиплексоров, логических элементов Шеффера и Пирса в соответствии с заданным вариантом логической функции и управляющих переменных (приложения 1 и 2).
2.Произвести схемотехническое моделирование синтезированных схем ЦУУ с помощью программы Electronics Workbench (ERB).
3.Продемонстрировать работоспособность полученных моделей ЦУУ с индикацией заданных значений логической функции с помощью Word Generator из EWB и результата на выходе схемы с помощью Logic Analyzer и лампочки.
Термы логических функций заданы в виде чисел в десятичной системе счисления.

9. Минимизация логической функции D4D4=X4+X1=X4X1Рис. 10. Минимизация логической функции D5D5=X4X1Рис. 11. Минимизация логической функции D6D6=1Рис. 12. Минимизация логической функции D7D7=X4X1+X4X1=X4X1 X4X1По полученным выражениям построим схему для моделирования в EWB.Рис. 13. Схема устройства в EWBРис. 14. Диаграммы входных и выходных сигналовВ качестве двухвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА3. Микросхема представляет собой четыре логических элемента 2И-НЕ [2,3]. В качестве мультиплексора с 8-ю информационными входами оптимальным выбором будет микросхема К555КП7. Микросхема представляет собой селектор-мультиплексор на восемь каналов со стробированием. В зависимости от установленного на входах A0, A1, A2 кода разрешает прохождение сигналана выходы Y1 и Y2 только от одного из восьми информационных входов D0-D7, при этом на входе стробирования E должно быть установлено напряжение низкого уровня. При высоком уровне напряжения на входе E выход Y1 устанавливается в состояние низкого уровня напряжения, а выход Y2 соответственно в состояние высокого уровня [2,3]. Функциональная схема разработанного цифрового управляющего устройства представлена на рис. 15.Рис. 15. Функциональная схема ЦУУ2 Синтез цифрового устройства управления 6-ти двоичных переменных2.1 Табличная форма и СДНФ функция выходаТаблица 3. Таблица истинности заданного ЦУУ№X5X4X3X2X1X0Y00000000100000102000010030000111400010015000101060001100700011118001000190010011100010101110010110120011000130011011140011101150011110160100000170100010180100100190100111200101001210101010220101100230101111240110001250110011260110101270110110280111000290111011300111101310111110321000000331000010341000100351000111361001001371001010381001100391001111401010001411010011421010101431010110441011000451011011461011101471011110481100000491100010501100100511100111521101001531101010541101100551101111561110001571110011581110101591110110601111000611111011621111101631111110Y=X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X0+X5X4X3X2X1X02.2 ЦУУ на основе двух- и трехвходовых логических элементов ШеффераПредставим таблицу функции в виде карты Карно. По столбцам отображаются значения переменных X2, X1, X0, а по строкам – X5,X4, X3.Рис. 15. Карта Карно для заданного ЦУУY=X3X2X1+X3X1X0+X3X1X0+X3X1X0+X3X2X1X0=X3X2X1∙X1X0∙X1X0∙X3X1X0∙X2X1X0Полученная функция не зависит от переменных X5 и X4.Приведем полученную логическую функцию к заданному базису И-НЕ используя закон двойного отрицания [1]Y=X3X2X1∙X1X0∙X1X0∙X3X1X0∙X2X1X0По полученной функции построим схему для моделирования в EWBРис. 16. Схема устройства в EWBРис. 17. Диаграммы входных и выходных сигналовВ качестве двухвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА3. Микросхема представляет собой четыре логических элемента 2И-НЕ [2,3]. В качестве трехвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА4. Микросхема представляет собой три логических элемента 3И-НЕ [2,3]. Функциональная схема разработанного цифрового управляющего устройства представлена на рис. 18.Рис. 18. Функциональная схема ЦУУ2.4 Синтез ЦУУ на основе мультиплексоров и логических элементов Пирса. 1ый вариантЗапишем таблицу соответствия информационных входов мультиплексора заданным управляющим переменным [5]Управляющие переменные: X4X2X1, X5X0Таблица 4. Таблица соответствия информационных входов мультиплексора заданным управляющим переменным X4X2X1YX4X2X1D0X4X2X1D1X4X2X1D2X4X2X1D3X4X2X1D4X4X2X1D5X4X2X1D6X4X2X1D70000113X5X3X00001004X5X3X00001117X5X3X00010008X5X3X00010019X5X3X000101010X5X3X000110113X5X3X000111014X5X3X001001119X5X3X001010020X5X3X001011123X5X3X001100024X5X3X001100125X5X3X001101026X5X3X001110129X5X3X001111030X5X3X010001135X5X3X010010036X5X3X010011139X5X3X010100040X5X3X010100141X5X3X010101042X5X3X010110145X5X3X010111046X5X3X011001151X5X3X011010052X5X3X011011155X5X3X011100056X5X3X011100157X5X3X011101058X5X3X011110161X5X3X011111062X5X3X0Минимизируем логические функции после выделения управляющих переменных мультиплексора 1-ого уровня [5]Рис. 19. Минимизация логической функции D0D0=X3Рис. 20. Минимизация логической функции D1D1=X3X0+X3X0Рис. 21. Минимизация логической функции D2D2=X3X0+X3X0Рис. 22. Минимизация логической функции D3D3=X3X0+X3X0Рис. 23. Минимизация логической функции D4D4=X3Рис. 24. Минимизация логической функции D5D5=X3X0+X3X0Рис. 25. Минимизация логической функции D6D6=X3X0+X3X0Рис. 26. Минимизация логической функции D7D7=X3X0+X3X0Соответствие информационных входов мультиплексоров 2-ого уровня управляющей переменной X5X0 [5]Логические функции, подаваемые на вход D0 мультиплексора 2-ого уровняD0.0D0.1D0.2D0.3X5X000011011D0=X3X3X3X3X3Логические функции, подаваемые на вход D1 мультиплексора 2-ого уровняD1.0D1.1D1.2D1.3X5X000011011D1=X3X0+X3X0X3X3X3X3Логические функции, подаваемые на вход D2 мультиплексора 2-ого уровняD2.0D2.1D2.2D2.3X5X000011011D2=X3X0+X3X0X3X3X3X3Логические функции, подаваемые на вход D3 мультиплексора 2-ого уровняD3.0D3.1D3.2D3.3X5X000011011D3=X3X0+X3X0X3X3X3X3Логические функции, подаваемые на вход D4 мультиплексора 2-ого уровняD4.0D4.1D4.2D4.3X5X000011011D4=X3X3X3X3X3Логические функции, подаваемые на вход D5 мультиплексора 2-ого уровняD5.0D5.1D5.2D5.3X5X000011011D5=X3X0+X3X0X3X3X3X3Логические функции, подаваемые на вход D6 мультиплексора 2-ого уровняD6.0D6.1D6.2D6.3X5X000011011D6=X3X0+X3X0X3X3X3X3Логические функции, подаваемые на вход D7 мультиплексора 2-ого уровняD7.0D7.1D7.2D7.3X5X000011011D7=X3X0+X3X0X3X3X3X3По полученным выражениям построим схему для моделирования в EWB.Рис. 27. Схема устройства в EWBРис. 28. Диаграммы входных и выходных сигналовВ качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ [2,3]. В качестве мультиплексора с 8-ю информационными входами оптимальным выбором будет микросхема К555КП7. Микросхема представляет собой селектор-мультиплексор на восемь каналов со стробированием. В зависимости от установленного на входах A0, A1, A2 кода разрешает прохождение сигнала на выходы только от одного из восьми информационных входов D0-D7, при этом на входе стробирования E должно быть установлено напряжение низкого уровня. При высоком уровне напряжения на входе E прямой выход устанавливается в состояние низкого уровня напряжения, а инверсный, соответственно в состояние высокого уровня [2,3]. В качестве мультиплексора с 4-мя информационными входами оптимальным выбором будет микросхема К555КП2. Микросхема представляет собой сдвоенный селектор-мультиплексор 4-1 с общими входами выбора данных и раздельными входами стробирования. При высоком уровне напряжения на входе стробирования E соответствующий ему выход устанавливается в состояние низкого уровня напряжения, в ином случае на выход приходит информация от выбранного входами A0, A1 информационного входа D0 - D3 [2,3]. Функциональная схема разработанного цифрового управляющего устройства представлена на рис. 29.Рис. 29. Функциональная схема ЦУУ2.