Электронные устройства технических систем

Московский Государственный Институт Электроники и Математики

(Технический университет)

Кафедра «Информатика и управление в технических системах»

Курсовая работа по дисциплине:

«Электронные устройства технических систем»

Вариант №4

Выполнил:

Студент группы А-72

Беляковская Н.А.

Преподаватель:

Каперко А.Ф.

Москва 2006 г.

Содержание:

1. Техническое задание на выполнение курсового проекта…………

1. Анализ технического задания и обоснование выбора конструктивно-технологического варианта микросхем……………………………

1. Описание работы базового элемента………………………………

1. Описание преобразователя уровней……………………………….

1. Расчет базового элемента

Исходные данные…………………………………………………...

Расчет статических параметров……………………………………

Расчет динамических параметров………………………………….

1. Расчет базового элемента

Исходный файл………………………………………………………

Графики………………………………………………………………

1. Принцип работы проектируемого устройства……………………..

1. Временные диаграммы……………………………………………...

1. Принципиальная схема……………………………………………..

1. Список литературы…………………………………………………

1.Техническое задание.

Разработать функциональную схему и временную диаграмму работы формирователя прямоугольных импульсов по фронту со скважностью 3 на основе логических элементов ЭСЛ и предусмотреть преобразование логических уровней из ЭСЛ в ТТЛ.

2.Анализ технического задания и обоснование выбора конструктивно-технологического варианта микросхем.

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) представляют собой транзисторные схемы с объединенными эмиттерами и обладают по сравнению с другими типами цифровых ЛЭ наибольшим быстродействием и потребляемой мощностью.

Большое быстродействие (малое среднее время задержки распространения) для схем ЭСЛ обуславливается тем, что в этих элементах транзисторы работают в ненасыщенном линейном режиме. На выходах применяются эмиттерные повторители, ускоряющие процесс заряда емкости нагрузки. Уменьшение времени распространения достигается также за счет ограничения перепада выходного напряжения, что, в свою очередь, приводит к уменьшению помехоустойчивости схем ЭСЛ.

Из разработанных в последнее время цифровых микросхем ЭСЛ наибольшее распространение получили серии 100 и К500, являющиеся аналогами широко известной зарубежной серии МС10000.

Так как требуется разработать устройство на базе логических элементов ЭСЛ, то для изготовления заданного устройства будем использовать микросхемы серии К500, обладающих функциональной и технической полнотой, т.е. обеспечивающих выполнение любых арифметических и логических операций, а также хранение, вспомогательные и специальные функции.

В качестве преобразователей уровней используется комбинаторная микросхема серии К500: К500ПУ125.

3. Описание и принцип работы базового элемента ЭСЛ.

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) имеют наибольшее быстродействие. Особенность ЭСЛ в том, что схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ), транзисторы которого могут переключать ток и при этом никогда не попадают в режим насыщения. С помощью генератора стабильного тока (ГСТ) строго фиксируются выходные логические уровни.

Схема элемента ЭСЛ состоит из:

• дифференциального усилителя (токовый переключатель), содержащий две ветви, работающие в ключевом режиме (первая ветвь на транзисторах VT1- VT3; вторая на транзисторе VT4; транзисторы работают в активной области и не входят в режим насыщения ; обе ветви усилителя связаны эмиттерами через резистор R3; источник напряжения питания – U_ип и резистор R3 образуют генератор тока Ir3;

• источника опорного напряжения на транзисторе VT5 и диодах VD1 и VD2, обеспечивающих температурную компенсацию изменения тока Iк3 из-за изменения напряжения U_бэ транзисторов VT4(VT1-VT3) и VT5;

• выходных эмиттерных повторителей на транзисторах VT6, VT7.

4.Описание преобразователя уровней элементов ЭСЛ в уровни элементов ТТЛ.

Микросхема К500ПУ125 – четырехканальная, предназначенная для обратного преобразования сигналов ЭСЛ (от Q и Q) в сигнал ТТЛ (выход одиночный). Каждый канал имеет обычный двухтактный выход элемента ТТЛ с транзисторами Шоттки. Выход 1 опорного напряжения U_оп позволяет строить триггер Шмита. К этому выводу можно подключить входы свободных каналов других микросхем. Микросхему ПУ125 можно применить как дифференциальный приемник сигналов с линии. Другими словами, на микросхемах ПУ125 можно сделать канал передачи цифровых сигналов: уровни ТТЛ переведем в уровни ЭСЛ, которые и будут переданы в линию, а на приемном конце уровни ТТЛ восстановим. Такой канал передачи скоростной цифровой информации содержит меньше помех и поэтому более устойчив, чем канал только на микросхемах ТТЛ.

Если входы ПУ125 оставлены свободными, наприсоединенными, на выходе ТТЛ появится напряжение низкого уровня. Типовое время задержки распредения для ПУ125 5нс.

5.Расчет статических и динамических параметров базового элемента ЭСЛ.

Исходные данные:

U_ип = -5В;

P_пот = 80мВт – мощность потребления;

K_об = 3 – коэффициент объединения по входу;

K_раз =20 – коэффициент разветвления;

B = 30 – коэффициент усиления транзисторов в статическом режиме;

C_н = 30пФ – емкость нагрузки;

f_Т = 800МГц – граничная частота усиления транзисторов;

t^0,1_вх = 3нс – время перехода из состояния «0» в состояние «1»;

t^1,0_вх = 2нс – время перехода из состояния «1» в состояние «0»;

Напряжение «0»: U_вх = U_вых= U = 1,6В;

Напряжение «1»: U¹_вх = U¹_вых = U¹ = - 0,8В;

T = 20С – температура окружающей среды.

Падение напряжения на открытом p-n переходе транзисторов, диодов принимаем одинаковыми:

Расчет статических параметров:

1. Из (R_к/R_эп )_опт = 0,20,4 задаемся отношением R_к/R_эп = 0,3 и определяем

R_эп= R_к/0,3.

1. За сопротивления резисторов источника опорного напряжения принимаются следующие соотношения:

R₄ = (24)R₁; R₅ = R₁; R₈ = R₃ = R₆ = R₇;

Исходя из этого задаемся необходимыми отношениями и определяем:

R₃ = R_эп; R₄ = 3R_к; R₅ = R_к; R₆ = R₇ = R_эп;

R₈ = R_эп;

Берем R₄ = 3R₁ = 3R_к ; R₈ = 3R_эп = R_к/0,3;

1. Подставляем данные в формулу:

Р= U_ип[-(U¹- U⁰)/R_к+ (U_ип - U_оп)/ R₄ +(U_ип- 2U^*)/(R₅+ R₈)+ (U_ип- U⁰)/R₆+

(U_ип- U⁰)/R₆+(U_ип- U¹)/R₇+ K_раз(U_ип- (U¹- U^*))/ R₃(+1)], где Р=Р_пот – средняя потребляемая мощность элемента, U_оп=(U¹+ U⁰)/2, U^*= U_д= U_бэТ6 – падение напряжения на открытом p-n переходе транзистора и диода, K_раз – коэффициент разветвления по выходу (напряжение на выходе эмиттерного повторителя U¹_вых).

По заданному значению мощности Р=80мВт определяем R_к406,32Ом.

1. Из полученных выражений и , зная, что R_к= R₁ = R₂ и R_эп= R₆ = R₇, находим значения сопротивлений:

R_эп = R_к/0,3=1,354кОм; R₃ = R₆ = R₇ = R₈ = R_эп;

R_к= R₁ = R₅=0,406кОм; R₄ = 3R_к=1,219кОм;

R₁= (0,80,9)R₂; R₂=0,406/0,9 = 0,452кОм;

Принимаем R_б=50кОм.

1. Вычислим входной ток логической «1» (через каждый эмиттерный переход):

I_вх= (U_вх – U_бэТ6 – U_ип)/ [R₃ (+1)], где U_вх= U¹_вх= -0,825В, U_бэТ6=0,7В,

U_ип=-5В, R₃=1,1кОм, =30.

Получаем I¹_вх=0,083мА.

1. Вычислим входной ток логического «0», определяемый сопротивлением резистора R_б в цепи базы закрытого транзистора:

I⁰_вх= U⁰_вх/ R_б;

U⁰_вх=1,6В, R_б=50кОм;

Входное сопротивление элемента R⁰_вх =R_б;

С учетом наличия R_б на всех входах, входное сопротивление элемента

R⁰_вх =R_б/K, где K – количество входов элемента.

I⁰_вх= 0,032мА.

1. Определим напряжение порога переключения:

U_пор=-U_оп= -1,2В.

1. Ширина активной зоны:

U_вх4,4_т0,130,2В; при _т = 30мВ;

U_вх= 0,15В.

1. Логический перепад:

U_л= U¹_вых – U_вых =0,8В

1. Напряжение статической помехоустойчивости по уровню «0» «1»:

U⁺_n U^-_{n }0,5(U_л -U_вх) = 0,334В.

1. Найдем ток логической части элемента ЭСЛ:

I_л = - U_л/ R_к = - (U¹ – U)/ R_к = -1,969мА, при R_к= R_1 R_2.

1. Вычислим токи эмиттерных повторителей:

I_эп= I_эп1+ I_эп2;

I_эп1=(U_ип - U⁰)/ R₆;

I_эп2=(U_ип – U¹)/ R₇+I_н= (U_ип – U¹)/ R₇+К_разI¹_вх=

(U_ип – U¹)/ R₇+К_раз[U_ип – (U¹- U^*)] /[ R₃ (+1)];

Считаем, что R₆ = R₇ = R_эп;

I_эп1=-2,51мА;

I_эп2=-4,77мА.

1. Токи источника опорного напряжения:

I_оп= I_оп1+ I_оп2;

I_оп1=(U_ип – U_оп)/ R₄=-3,12мА;

I_оп2=(U_ип – 2U^*)/ (R₅+R₈)= -3,79мА;

1. Общий ток , потребляемый элементом ЭСЛ, приблизительно одинаков для состояний «0», «1», и равен сумме перечисленных токов:

I⁰_п I¹_п= I_л+ I_оп1+ I_оп2+ I_эп1+ I_эп2=-16,52мА.

1. Потребляемая мощность логической части элемента:

Р_л= U_ип* I_л=9,85мВт.

1. Мощность, потребляемая эмиттерными повторителями:

Р_эп=U_ип* I_эп= U_ип(I_эп1+ I_эп2)=36,4мВт.

1. Мощность, потребляемая источником опорного напряжения:

Р_оп= U_ип* I_оп= U_ип(I_оп1+ I_оп2)= 34,55мВт.

1. Суммарная мощность потребляемая элементами:

Р_пот= Р_ср= Р_оп+ Р_эп+ Р_л=80,8мВт.

1. Определим коэффициенты разветвления К_раз1 и К_раз2:

К_раз1=(-( U_вых1– U_бэТ6)/ R₁)( R₃(+1)²/( U¹_вх – U_бэ.н – U_ип))=829;

К_раз2=(-( U_вых1– U_бэТ6)/ R₂)( R₃(+1)²/( U¹_вх – U_бэ.н – U_ип))=740.

1. Входное сопротивление элемента, при напряжении логической «1» на входе:

R¹_вх=(+1) R₃=41,97кОм.

1. Входное сопротивление элемента, при напряжении логического «0» на входе:

R⁰_вх=R_б=50кОм.

1. Входное сопротивление элемента, при напряжении логического «0» на выходе:

R⁰_вых=(R_1 R₆/ (+1))/( R₁/(+1)+ R₆)=12,9Ом.

23. Входное сопротивление элемента, при напряжении логической «1» на выходе:

R¹_вых=12,9Ом.

6.Расчет динамических параметров:

1. Собственное время переключения тока в транзисторе:

_Т= 1/(2 f_Т), где f_Т = 800мГц – граничная частота усиления транзистора;

_Т = 0,1990,2нс.

1. Возьмем М=4, С_к=2пФ, С_п1=1пФ, С_н =30пФ, С_п2=2пФ и определим при взятых значениях С₁ и С₂:

С₁=(М+1) С_к+ С_п1+ С₂/(В+1), где

М – количество транзисторов;

С_к – емкость коллекторных переходов транзисторов Т₁ – Т₃, Т_6;

С_п1 – паразитная емкость металлических соединений и изоляций транзисторов Т₁ – Т₃ и резистора R₁;

С₂ – емкость на выходе транзистора Т₆, С₂ = С_н +С_п2;

С_н – емкость нагрузки;

С_п2 – паразитная емкость изоляции резистора R₆ и металлических соединений, подключенных к выходу схемы;

В – статическое значение коэффициента усиления транзистора Т₆;

С₁=32пФ;

С₂=12пФ.

7. Моделирование базового элемента:

.Model trans npn (Is=2e-15 nf=0.9 Bf=120 Vaf=20 rc=20 Rb=100

nr=0.9 Br=80

+Var=18 Re=1 Cje=1pF mje=0.4 Vje=0.7 Cjc=2pF mjc=0.5 Vjc=0.7

Tf=1n)

.Model diod D (Is=3e-18)

Rb 1 2 50K

Rb1 12 2 50K

R1 0 3 0.40K

R3 4 2 1.354K

R2 0 5 0.452K

R4 6 2 1.219K

R5 0 7 0.406K

R8 9 2 1.354K

R6 10 2 1.354K

R7 11 2 1.354K

C2 10 0 32p

C1 3 0 12p

Q1 3 1 4 trans

Q2 5 6 4 trans

Q3 0 7 6 trans

Q4 0 3 10 trans

Q5 0 5 11 trans

Q6 3 12 4 trans

D1 7 8 diod

D2 8 9 diod

V1 2 0 –5V

V2 1 0 pulse(-1.7 –0.7 0 3ns 2ns 40ns 100ns)

***V5 12 0 –1.7V

***pulse(-1.625 –0.826 40ns 1ns 1ns 20ns 60ns)

.TRAN 1ns 200ns

.PROBE

.END

Проектируемое устройство.

В цифровой технике часто возникает необходимость формировать импульсы с определенными параметрами при различных входных воздействиях. Данное устройство формирует импульсы со скважностью 3 при поступлении на вход фронта сигнала.

Устройство выделения фронта входного импульса традиционно делали с помощью традиционного RC-звена с последующим усилением сигнала. Микросхема среднего уровня интеграции исключающее ИЛИ К176ЛЕ5 упрощает такое устройство. Фронты выделяются здесь гораздо стабильнее. Длительность каждого импульса окажется равной 3t зд.р.

Поскольку в устройстве фазы входного напряжения Uвх и задержанного Uз импульсов совпадают. То в выходном элементе исключающее ИЛИ нулевое входное напряжение будет в двух случаях Uвх=Uз=0 и Uвх=Uз=Uи.п. Когда же Uвх не равно Uз, выделяются ипульсы с длительностью 3t зд.р.

Другими словами, с точностью можно определить время прихода фронта импульса и время окончание этого импульса.

Функциональная схема проектируемого устройства.

Y

Временная диаграмма.

Q₂

0

Y

0

Q₁

0

ТИ

0

Х

0