Лабораторная работа №1
по дисциплине «Системное программирование»
на тему: «Разработка структуры микропроцессора»
Задание: Ознакомиться с типовыми схемами микропроцессоров. Согласно варианту задания, составить и обосновать структурно-логическую схему своего микропроцессора. Информационные связи между устройствами должны соответствовать заданным режимам адресации. Исходные данные (основные технические характеристики) для разработки структурно-логической схемы микропроцессора приведены ниже:
Размер байта |
8 |
Разрядность слова |
16 |
Аккумуляторы: кол-во |
1 |
разрядность |
16 |
РОН: кол-во |
16 |
разрядность |
16 |
Индекс.регистры: кол-во |
- |
разрядность |
- |
Длина адреса |
8 |
Мах длина команды |
16 |
Режим адресации |
1,2,5,7,8 |
Длина регистра условия |
3 |
Режимы адресации:
1 – прямая (исполнительный адрес является частью команды. Дополнительных действий для вычисления адреса не требуется. Длина этой команды зависит от размера адресуемой памяти);
2 – прямая регистровая (вместо адреса в команде хранится номер регистра, в котором находится операнд);
5 – непосредственная (обрабатываемые данные являются частью команд. Наиболее быстрая. Наименее гибкая, т.к. адрес и данные имеют фиксированную длину);
7 – индексная (примерно тоже самое, что и базовая адресация, однако здесь и используются индексные регистры и смещение заданное байтом или словом);
8 – базовая (относительный адрес операнда формируется при сложении содержимого базового регистра с непосредственным смещением. Смещение может быть представлено словом или двойным словом).
Краткий перечень и описание элементов структурной схемы:
PC (IP) – счетчик команд. Содержит адрес текущей выполняемой команды, автоматически увеличивается на длину текущей команды (при переходе на следующую).
IR – регистр команд. Предназначен для приема из памяти и хранения кода команды.
DAR – регистр данных и адреса. При наличии операндов в команде после считывания кода операции в этот регистр считываются операнды (адрес, данные для загрузки регистров, а также номера регистров).
Aсс0 – регистр-аккумулятор.
PC
0 7
S
Z
O
DAR
0 7
АЛУ
IR
0 7
ДШ
0 Acc0 7 8 Acc1 15
БУС
Sd2
0 R0 7 8 R8 15
0 R1 7 8 R9 15
0 R2 7 8 R10 15
0 R3 7 8 R11 15
0 R4 7 8 R12 15
0 R5 7 8 R13 15
0 R6 7 8 R14 15
0 R7 7 8 R15 15
0 BR 7
Рисунок 1.1 Структурно-логическая схема гипотетической ЭВМ