Разработка центрального процессора

Оглавление
1.Техническое задание на разработку 2
2.Разработка и обоснование системы команд 3
3.Разработка и обоснование структурной схемы процессора 4
4. Разработка и обоснование системного интерфейса 6
4.1.Функциональная микропрограмма 7
4.2.Структурно-функциональная микропрограмма 11
5 Разработка функциональной схемы устройства управления ЭВМ 14
6. Выбор и обоснование структуры микрокоманды 19
7. Разработка принципиальной схемы процессора 22
Заключение 24
Литература 25

0-й разряд 8 I1 Выбор источника 1-й разряд 9 I2 Выбор источника 2-й разряд 10 I3 Выбор функции. 3-й разряд 11 I4 Выбор функции. 4-й разряд 12 I5 Выбор функции. 5-й разряд 13 I6 Выбор приёмника. 6-й разряд 14 I7 Выбор приёмника. 7-й разряд 15 I8 Выбор приёмника. 8-й разряд 16 А4 Адрес РОН. 4-й разряд 17 А3 Адрес РОН. 3-й разряд 18 А2 Адрес РОН. 2-й разряд 19 А1 Адрес РОН. 1-й разряд 20 А0 Адрес РОН. 0-й разряд 21 В4 Адрес РОН. 4-й разряд 22 ВЗ Адрес РОН. 3-й разряд 23 В2 Адрес РОН. 2-й разряд 24 В1 Адрес РОН. 1-й разряд 25 В0 Адрес РОН. 0-й разряд 26 EZB КМ180ЮА2 (КПП) Разрешение выхода на шину 27 EWRRC Разрешение записи в регистр приёмника 28 EZDR Разрешение выходов данных R 29 I0 КМ18МВУ4 (СУАМ) Микрокоманда. 0-й разряд 30 I1 Микрокоманда. 1-й разряд 31 I2 Микрокоманда. 2-й разряд 32 I3 Микрокоманда. 3-й разряд 33 Со Инкремент счетчика адреса микрокоманд 34 CCE Разрешение условия 35 D0 Адрес перехода (СУАМ) Адрес, 0-й разряд 36 D1 Адрес, 1-й разряд 37 D2 Адрес, 2-й разряд 38 D3 Адрес, 3-й разряд 39 D4 Адрес, 4-й разряд 40 D5 Адрес, 5-й разряд 41 D6 Адрес, 6-й разряд 42 D7 Адрес, 7-й разряд В схеме используются все поля микрокоманды, поскольку в реализуемом алгоритме есть все три режима работы микросхемы: сдвиг, перенос и выбор источника данных.
Адресация подразумевает использование в каждой МК одного поля адреса (принудительная адресация МК), которое необходимо для МК условного и безусловного переходов. Причем, если условие выполняется, то переход осуществляется по адресу из поля МК, в противном случае – по следующему по порядку адресу из СЧАМ. Для линейных участков микропрограммы, в которых нет ветвлений, адрес следующей МК формируется на СЧАМ.

7. Разработка принципиальной схемы процессора
По разработанной функциональной схеме составлена принципиальная схема центрального процессора, в которой предусмотрена подача напряжения питания на микросхемы, запуск и останов схемы, установка начального состояния некоторых узлов и блоков (инициализация), связь процессора с оперативной памятью и другими устройствами, формирование нулевого адреса микропрограммной памяти.
Запуск процессора осуществляется при нажатии на кнопку S1 «Пуск».
Схема запуска формирует и выдает соответствующий сигнал на вход SR генератора тактовых сигналов. Происходит начальный запуск генератора, синхросигналы начинают поступать в схему.
При подаче напряжения питания все микросхемы, имеющие элементы памяти (кроме ПЗУ и ППЗУ), находятся в неопределенном состоянии. Для того чтобы процессор начал правильно функционировать, необходимо ряд регистров, счетчиков, триггеров и т. д. перевести в исходное (нулевое) состояние. Для этого в схеме запуска должен быть выработан сигнал «Reset» (сброс). Этим же сигналом можно воспользоваться для формирования в СУАМ нулевого адреса микрокоманды. Подача сигнала осуществляется повторными нажатием кнопки S1.x
Останов процессора осуществляется в следующих случаях: по окончании выполнения программы, при возникновении многократной ошибки в данных, по требованию оператора (пользователя).
Все типы использованных в принципиальной схеме микросхем описаны при разработке функциональной схемы.
Дополнительно к вышеперечисленным БИС необходимо добавить схему генератора, выполненную на МС КМ1804ГГ1.
Микросхема КМ1804ГГ1 — системный тактовый генератор, предназначен для применения в составе блоков синхронизация центральных процессоров микро-ЭВМ н других вычислительных устройств в качестве задающего тактового генератора. Микросхема имеет стабилизированный с помощью внешнего кварцевого резонатора генератор опорной частоты от 1 до 30 МГц , «непрограммируемую» длительность цикла тактовых импульсов от 3 до 10 периодов опорной частоты, состояния «работа», «останов», «ожидание», «шаговый режим»
Инверсный код формируется на логических элементах К155 и К555 серий, счётчик реализован на К155ИЕ5.

Заключение
Бурное развитие микроэлектронных устройств в последнее время, а также потребность постоянного снижения цены на радиоэлектронные компоненты приводят к необходимости замены в производимой аппаратуре электромеханических узлов и схем на электронных компонентах схемами с микропроцессорным управлением. Кроме того, рыночная конкуренция вынуждает производителей оснащать привычные электронные приборы дополнительными интересными функциями, зачастую мало востребованными, но определяющими выбор потребителя при покупке.
Гораздо привлекательнее для покупателя выглядит прибор, имеющий ряд дополнительных функций при стоимости, сравнимой с аналогичными устройствами.
Поэтому микропроцессорные системы находят применение в настоящее время в ряде бытовых устройств, игрушках, телефонах и других предметах обихода.
В курсовом проекте была разработана система управления микропроцессором с заданными параметрами.

Литература
1. Чередов А. Д. Методы проектирования систем логического управления. Рабочая программа, методические указания и контрольное задание. – Томск: Изд-во ТПУ, 2005. – 16 с.
2. Микропроцессоры и микропроцессорные комплекты интегральных микросхем: Справочник / Н. Н. Аверьянов, А. Н. Березенко и др.; под ред. В. А. Шахнова. – Т. 2. – М.: Радио и связь, 1988. – 368 с.
3. Хвощ С. Т., Варлинский Н. Н., Попов Е. А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник / Под ред. С. Т. Хвощ. – Л.: Машиностроение, 1987. – 344 с.
4. Чередов А. Д. Проектирование цифровых устройств: Учеб. пособие. – Томск: Изд-во ТПУ, 2001. – 91 с.
5. Чередов А. Д. Методы проектирования систем логического управления. Учеб. пособие. – Томск: Изд-во ТПУ, 2002. – 88 с.
10
25