Структурная схема запоминающего устройства.

Структурная схема запоминающего устройства.

Таким образом, во внутренний блок памяти можно записать данные с разрядность не 8 бит, а 32 бита, т.е. разрядность данных повышается в 4 раза.
2. При обработке входные данные разрезаются сдвиговым регистром пополам, а при чтении собираются из двух частей в единое целое.
Этим способом мы снижаем разрядность данных с 64 бит до 32 бит, т. е. в два раза. Для хранения «двух частей» данных в одной микросхеме будем использовать сигнал шины адреса микросхемы «А19» - старший разряд адреса микросхемы. Таким образом мы разобьем каждую микросхему на два относительно самостоятельных логических блока.
В итоге получается, что разрядность внутренней шины данных совпадает с разрядностью блока памяти.

Почему выбрана такая схема устройства?
Устройство можно построить по нескольким принципам:
-Сдвиг (разрезание) данных с одновременной записью данных во все микросхемы (наша схема).
- Запись данных в микросхемы последовательно. Т. е. сначала в микросхему 1, затем в микросхему 2 и т. д. для этого, во-первых, данные необходимо привести к 8-ми битному формату, организовав их сдвиг и хранение, а во-вторых необходимо применение счетчика для организации записи и извлечения последовательно в ячейки памяти либо по определенному алгоритму. Данное решение безусловно отрицательно скажется на быстродействии устройства.
Далее необходимо обеспечить работу всех блоков запоминающего устройства (ЗУ). Для этого служит блок управления, логическая схема которого получает сигналы управления адресованные устройству и управляет работой внутренних устройств ЗУ. Блок ЗУ представляет собой обычное многотактное логическое устройство, основанное на использовании отдельных логических элементов, либо специальных логических программируемых матриц.
Логика работы блока управления
Блок управления (БУ) служит для получения управляющих сигналов адресованных блоку памяти, управления процессом чтения-записи информации в элементы памяти, управления внутренними устройствами блока (регистр адреса, сдвиговый регистр данных, блок запоминающих устройств), направлением информации и выдачи сигнала готовности по окончании обработки сигналов и команд.
В графиках работы БУ в различных режимах показано, распределение сигналов управления во времени. В графике показаны сигналы, которые получаются или выдаются устройством для внешних устройств (график сигналов существует во всем пространстве графика) и сигналы, которые существуют только в приделах устройства (ограничены определенными границами – областью работы устройства).
Для организации своей работы БУ использует управляющие сигналы чтения, записи и тактовые импульсы. Тактовые импульсы неизменны и формируются тактовым генератором внешнего устройства. Наличие сигнала на линиях «чтение» и «запись» говорит о том что данное устройство выбрано и должно обработать это обращение. Соответственно, отсутствие сигналов на линиях переводит устройство в режим ожидания.

Режим записи.
При получении сигнала на линии «запись» БУ переводит устройство хранения в режим записи информации. При этом алгоритм работы устройства следующий:
- формируется сигнал «Адрес» по которому в регистр Адреса записывается адрес выставленный внешним устройством на шине адреса (сигналы с шины адреса записываются в регистр хранения и сразу выставляются на внутренней шине адреса устройства).
- Одновременно с сигналом «Адрес» формируется сигнал «С» (сдвиг регистра), т. к. это первый сигнал – регистр данных должен записать данные с внешней шины данных и выставить младшие 32 разряда данных на внутренней шине данных.
- По спаду сигнала «С» и адрес формируется сигнал «W» - управляющий режимом работы внутренних запоминающих блоков и переводящий их в режим записи данных.
- Выставленная информация на внутренней шине данных записывается в элементы памяти.
- По спаду сигнала «W» формируется сигнал «С» - заставляющий сдвиговый регистр сдвинуть данные на 32 разряда (или переключающий его внутренние схемы, это зависит от конкретной реализации регистра). Одновременно с этим выставляется сигнал – «А19» смысл которого включить другой логический блок всех микросхем памяти для записи информации с внутренней шины данных.
- После прохождения сигнала «С» и выставления сигнала «А19» вновь формируется сигнал «W», на который должны реагировать только модули внутренней памяти блока, при этом сигналы с внутренней шины адреса записываются в элементы памяти.
- После выполнения всех действий БУ выставляет сигнал «Готовность», по которому внешнее устройство может определить что режим записи окончен.
Таким образом получаем что первые 32 бита информации с внешней шины адреса попадают в нижние 512 КБ памяти каждой микросхемы, а старшие 32 бита информации в старшие 512 КБ.
Режим Чтения.
Режим чтения прямо противоположен по функциям режиму записи и предназначен для выборки данных из элементов памяти.
Логика работы БУ при этом следующая: