JK- и T- триггеры (с презентацией)

Презентация и доклад по JK- и T-триггерам. Рассмотрена схемотехника построения, применение.
Защищен 24.11.2014 на 5А ...

Т-триггеры используются при построении схем различных счётчиков, поэтому в составе БИС различного назначения обычно есть готовые модули этих триггеров...
(...)
JK-триггеры
JK -триггером называют ПУ с двумя устойчивыми состояниями и двумя входами J и K, которое при условии JK = 1 осуществляет инверсию предыдущего состояния (т.е. при JK = 1, ), а в остальных случаях функционирует как RS -триггер, при этом вход J эквивалентен входу S, а вход K – входу R.

Т-триггер - это счетный триггер. Т-триггер имеет один вход (вспомогательные входы принудительной установки “0” и “1” не рассматриваются), куда подают тактирующие (счетные ) импульсы. После подачи каждого тактирующего импульса состояние Т-триггера ...

Национальный технический университет«Харьковский Политехнический Институт»ДОКЛАД по предмету:«Компьютерная электроника и схемотехника»по теме:«Схемотехника построения T- и JK- триггеров»Выполнила:студентка группы КИТ-63Пушкина В.М.Проверил:Солощук М.Н.Харьков, 2014 Т-триггер - это счетный триггер. Т-триггер имеет один вход (вспомогательные входы принудительной установки “0” и “1” не рассматриваются), куда подают тактирующие (счетные ) импульсы. После подачи каждого тактирующего импульса состояние Т-триггера меняется в обратное (инверсное) предыдущему состоянию (аналогично состоянию JK-триггера при комбинации входных переменных J=1 и K=1). Т-триггеры строятся только на базе двухступенчатых (RS, D, JK) триггеров.Схемотехнику построения T – триггера выполняют за четыре этапа алгоритма. На первом этапе, исследуя работу устройства, строят таблицу переходов. На втором, исходя из построенной таблицы, получают логические уравнения, которые на третьем этапе алгоритма, с помощью законов логики превращают в надлежащий вид. То есть тот вид, позволяющий реализовать алгоритм.Таблица переходов T – триггера выглядит следующим образом. Из нее можно вывести логическое уравнение работы триггера.На третьем этапе построения Т – триггера, используя законы алгебры логики (двойного отрицания и закон де-Моргана), превращаем уравнение в следующий вид.Преобразуем и это уравнение для отключения инверсии сигнала.На четвертом этапе строим, собственно, саму схему Т- триггера на элементах «И-НЕ» с использованием уравнений.Из анализа работы этой схемы следует, что сигналы обратной связи в триггере меняются во время действия сигнала Tt. То есть, работа элемента памяти Т-триггера не является постоянной (может появиться колебательный режим). Избежать этого можно двумя способами. Суть первого состоит в задержке сигналов, которые поступают на элемент памяти Т-триггера, используя для этого линию задержки.Другой же подразумевает использование дополнительного асинхронного RS-триггера. Схемы реализации обоих методов приведены на рисунках а и б.Т-триггер можно синтезировать из любого типа двухступенчатого триггера. Рассмотрим пример синтеза Т-триггера из JK-триггера. Для этого Т-триггер представим как совокупность комбинационного устройства КУ и JK-триггера.Приведенное на рис.3.19, (а) комбинационное устройство должно обеспечить на выходах J и K соответствующие сигналы управления RS-триггером (при подаче на его входы сигналов Q и Т), в соответствии с таблицей состояний (рис. 3.19, б). Карты Карно, с помощью которых получены минимальные формы логических выражений для функций J и K, приведены на рис 3.20.Из полученных логических выражений следует, что для построения Т-триггера, достаточно объединить входы C, J, K JK-триггера, как показано на рис. 3.21.Счетный триггер можно синтезировать и на базе D-тригера. Рассмотрим пример реализации Т-триггера на базе D-триггера, управляемого фронтом синхроимпульса. Совмещенная таблица состояний синтезируемого триггера и D-триггера приведена на рис. 3.22, (а). Карта Карно, используемая для минимизации логического выражения функции, КУ, содержит всего один контур с двумя клетками и, следовательно, функция будет содержать тоже всего одну переменную (рис. 3.22, б).Из логического выражения функции D следует, что для получения счетного триггера из D-триггера, достаточно соединить инверсный выход D-триггера с его входом “D” (рис. 3.23).Временные диаграммы, поясняющие принцип работы счетного триггера приведены на рис. 3.24.Из временных диаграмм следует, что переключение состояния счетного триггера, выполненного на базе D-триггера, происходит в моменты поступления передних фронтов синхроимпульсов. Частота следования импульсов на выходе счетного триггера в два раза меньше частоты входных синхроимпульсов, что позволяет их использовать в качестве делителей частоты. Если один счетный триггер позволяет делить частоту на два, то для реализации делителя частоты на четыре потребуется два триггера, соединенных последовательно и т.д. Принцип работы T-триггера заключается в следующем. После поступления на вход T импульса, состояние триггера меняется на прямо противоположное. Счётным он называется потому, что T триггер как бы подсчитывает количество импульсов, поступивших на его вход. Жаль только, что считать этот триггер умеет только до одного. При поступлении второго импульса T-триггер снова сбрасывается в исходное состояние.T-триггеры строятся только на базе двухступенчатых триггеров, например, как мы рассмотрели ранее, D триггера или JK триггера. Использование двух триггеров позволяет избежать неопределенного состояния схемы при разрешающем потенциале на входе синхронизации "C", так как счетные триггеры строятся при помощи схем с обратной связью.Т-триггеры используются при построении схем различных счётчиков, поэтому в составе БИС различного назначения обычно есть готовые модули этих триггеров. Условно-графическое обозначение T триггера приведено на рисунке 3.Существует еще одно представление T триггера. При разработке схем синхронных двоичных счетчиков важно осуществлять одновременную запись во все его триггеры.В этом случае вход T триггера служит только для разрешения изменения состояния на противоположное, а синхронизация производится отдельным входом "C". Подобная схема T триггера приведена на рисунке 4.Подобная схема счетного триггера может быть реализована и на JK триггере. Временная диаграмма синхронного T триггера приведена на рисунке 5, а его условно-графическое обозначение — на рисунке 6.JK-триггерыJK -триггером называют ПУ с двумя устойчивыми состояниями и двумя входами J и K, которое при условии JK = 1 осуществляет инверсию предыдущего состояния (т.е. при JK = 1, ), а в остальных случаях функционирует как RS -триггер, при этом вход J эквивалентен входу S, а вход K – входу R.Логическое уравнение JK- триггера имеет видСхемотехнику построения JK – триггера также выполняют в четыре этапа алгоритма. Первый этап состоит в исследовании логики предполагаемого устройства и построении таблицы его переходов. Она указана на рисунке.В таблице переходов приняты такие обозначения: K, J, Q (t) - обозначение логических переменных в момент времени t на входах K, J и выходе Q;Q (t+1) – состояние триггера после переключения.На втором этапе, исходя из построенной таблицы, получают карты Карно, которую мы также наблюдаем на изображении.Логические уравнения, которые получают на третьем этапе построения алгоритма, с помощью законов логики превращают в надлежащий вид. То есть тот вид, позволяющий реализовать алгоритм.Итак, логическое уравнение работы триггера.Qt+1=K*Qt ∨J*Qt=Используя законы алгебры логики (двойного отрицания и закон де-Моргана), превращаем уравнение в следующий вид.Qt+1=K*Qt ∨J*Qt=K*Qt ∨J*QtПреобразуем и это уравнение для отключения отрицания сигнала.Qt+1=K*Qt ∨J*Qt=K*Qt*Qt*J* QtПростейший вариант JK-триггера показан на рис.5.9,а, реализация JK-триггера на элементах И и И-НЕ – на рис.5.9,б.При поступлении на вход J или K сигнала логической "1" триггер через соответствующую схему совпадений устанавливается в единичнoe, если J=1, или нулевое, если K=1, состояние. При JK=1 триггер всегда переходит в противоположное состояние т.е. принцип работы JK-триггера аналогичен работе триггера Т-типа (см. рис.5.7). Триггер JK-типа относится к разряду универсальных триггеров, поскольку на его основе можно получить триггеры RS-, D- и T-типа (рис.5.9,в,г,д). На рис.5.3,б изображена схема синхронного JK-триггера на элементах И-НЕ, синхронизируемого фронтом с 0 на 1, а на рис.5.3, в – на элементах ИЛИ-НЕ, синхронизируемого фронтом с 1 на 0. Характеристическая таблица JK-триггера имеет вид табл.5.5.ДТУ JK-типа реализуется на основе RS-ДТУ подключением выходов Qs и к входам R и S соответственно и добавлением двух входов J и K параллельно входам S и R (рис.5.11).При C=0 схема находится в состоянии Q независимо от уровня сигналов на входах J и K так как закрыты B1 и В2. При J=0, K=C=1 триггер устанавливается в состояние "0", а при J = C = 1 и K = 0 – в состояние “1”. При J = K = C =1 (т.е. при объединении J и K входов и подаче на них “1”) 'получим схему T-триггера.Вспомним принципы работы RS-триггера. Напомню, что в этом триггере есть запрещённые комбинации входных сигналов. Одновременная подача единичных сигналов на входы R и S запрещены. Очень хотелось бы избавиться от этой неприятной ситуации.Таблица истинности jk триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещённое состояние, его схема изменена таким образом, что при подаче двух единиц jk триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов этот триггер изменяет своё состояние на противоположное. Таблица истинности jk триггера приведена в таблице 1.Один из вариантов внутренней схемы JK-триггера приведен на рисунке 1. Эта схема удобна для изучения принципов работы данного триггера в счетном режиме.Для реализации счетного режима в схеме введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря обратной связи на входах R и S первого триггера никогда не может возникнуть запрещенная комбинация, а то, что она перекрестная, вводит новый режим работы — счетный. При подаче на входы j и k логической единицы одновременно JK-триггер переходит в счетный режим, подобно T триггеру.Приводить временные диаграммы работы JK-триггера не имеет смысла, так как они совпадают с приведёнными ранее временными диаграммами RS- и T-триггера. Условно-графическое обозначение JK-триггера приведено на рисунке 2.На этом рисунке приведено обозначение типовой цифровой микросхемы К1554ТВ9, выполненной по ТТЛ технологии. В промышленно выпускающихся микросхемах обычно кроме входов j и k реализуются входы RS-триггера, которые позволяют устанавливать jk триггер в заранее определённое исходное состояние.В названиях отечественных микросхем для обозначения jk триггера присутствуют буквы ТВ. Например, микросхема К1554ТВ9 содержит в одном корпусе два jk триггера. В качестве примеров иностранных микросхем, содержащих jk триггеры можно назвать такие микросхемы, как 74HCT73 или 74ACT109.Так как jk триггер является универсальной схемой, то рассмотрим несколько примеров ее использования. Начнем с примера использования этого триггера в качестве обнаружителя коротких импульсов.В данной схеме при поступлении на вход "C" импульса триггер переходит в единичное состояние, которое затем может быть обнаружено последующей схемой (например, микропроцессором). Для того, чтобы привести схему в исходное состояние, необходимо подать на вход R уровень логического нуля.Теперь рассмотрим пример построения на jk триггере ждущего мультивибратора. Один из вариантов подобной схемы приведен на рисунке 4.Схема работает подобно предыдущей схеме. Длительность выходного импульса определяется постоянной времени RC цепочки. Диод VD1 предназначен для быстрого восстановления исходного состояния схемы (разряда емкости C). Если быстрое восстановление схемы не требуется, например, когда длительность выходных импульсов гарантированно меньше половины периода следования входных импульсов, то диод VD1 можно исключить из схемы ждущего мультивибратора.В качестве последнего примера применения универсального jk триггера, рассмотрим схему счетного T-триггера. Схема счетного триггера приведена на рисунке 5.В схеме, приведенной на рисунке 5, для реализации счетного режима работы триггера на входы J и K подаются уровни логической единицы. Если эти входы вывести в качестве отдельного входа, то они образуют отдельный вход разрешения счета T.Литература:1.Угрюмов Е. П. Цифровая схемотехника. СПб, БХВ-Петербург, 2004.2.Шило В. Л. Популярные цифровые микросхемы. М, Радио и связь, 1987.3.Дж. Ф. Уэкерли Проектирование цифровых устройств. М, Постмаркет, 2002.4.Микушин А.В. T-триггер. Принцип работы: [Электронный ресурс] // Цифровая техника в радиосвязи. М., 2001-2014. URL: http://digteh.ru/digital/T_trigg.php (Дата обращения: 20.10.2014).