Вход

Устройство сопряжения с микропроцессором

Рекомендуемая категория для самостоятельной подготовки:
Курсовая работа*
Код 209675
Дата создания 28 апреля 2017
Страниц 22
Покупка готовых работ временно недоступна.
1 160руб.

Описание

В ходе проделанной работы было разработано устройство сопряжения с микропроцессором.
Полученное устройство имеет 2 канала, 4 строка чтения, 7 стробов записи, 8-миразрядный счетчик.
Разработана принципиальная схема интерфейсной части, функциональная схема операционной части.

...

Содержание


1. Задание к курсовой работе 3
2. Этап 1. Работа проектируемого устройства сопряжения 4
3. Этап 2. Построение ИЧ 9
4. Этап 3. Определение требуемых стробов записи и чтения. Таблица обращения к портам УС. 13
5. Этап 4. Принципиальная схема операционной части устройства сопряжения 14
6. Заключение 20
Список литературы 21

Введение

Тема работы: «Устройство сопряжения с микропроцессором»
1. Исходные данные к работе
Количество разрядов в ШД МПр 16, в ШД УС 8, l 12
Количество адресных входов 1, количество каналов 2 (К0 и К1)
Режимы работы 0, 3 в К0; 2 в К1
Адреса: 2 адреса, в том числе 8ECН
Количество стробов чтения 4
Количество стробов записи 7
Сигнал BHE не используется
2. Разработка функциональных схем: ОЧ с 8-разрядным CE
3. Разработка принципиальных схем: ИЧ

Фрагмент работы для ознакомления

Выполнение команд CLC и RBC возможно для этого режима после окончания двух циклов счета.Рисунок 2 - Временная диаграмма работы PIT в режиме 2Режим 3 (генератор импульсов со скважностью 2)Аналогичен режиму 2, за тем исключением, что на выходе OUT формируются импульсы с длительностью полупериодов, равной N2TCLK при четных N и N-12TCLK при нечетных N.Этот режим является режимом с автозагрузкой, т.е. перезагрузка CE константой из CR выполняется автоматически после окончания цикла счета. Перезагрузка константы во время счета ( REF _Ref342418401 \h \* MERGEFORMAT Рисунок 3, вариант 3) не влияет на текущий счет, новый счет начинается после окончания предыдущего. Снятие сигнала GATA ( REF _Ref342418401 \h \* MERGEFORMAT Рисунок 3, вариант 2) приостанавливает счет, установка его продолжает цикл счета. В этом режиме канал может работать только с константой больше трех. Выполнение команд CLC и RBC возможно только после двух циклов счета. Рисунок SEQ Рисунок \* ARABIC 3 - Временная диаграмма работы PIT в режиме 3Формат регистра управляющего слова.Используются только D0, D1 и D2, остальные разряды безразличны.D0 – BCD – определяет формат счета, 0 — счет двоичный, 1 — счет двоично-десятичный.D2D1Номер режим00режим 010режим 211режим 3Формат байта состояния.Канал 0D0 - D2 — состояние RCW0D3 — состояние триггера выходногоКанал 1 D0 – D1 — состояние RCW1D2 – состояние триггера выходаD3 – состояние триггера флагаЭтап 2. Построение ИЧА) Реализация первой интерфейсной функции (схемы буферов сигналов, поступающих с СШ и на СШ)Буферирование применяется для электрического согласования и выполняет:Электрическую развязку для всех сигналов – это подразумевает обеспечение требуемых уровней входных/выходных токов (не более 0,8 мА и не менее 24мА соответственно)Передача сигнала в нужном направлении.Мультиплексирование сигналов, поступающих на СШ.В нашем случае количество разрядов в ШДУС=8, а в ШД МПр=16, возникает проблема передачи байтов с нечетными адресами по линиям D15-D8 и байтов с нечетными адресами по линиям D7-D0. Для решения проблемы используем сигнал разрешения старшего байта ВНЕ, этот сигнал формируется МПр одновременно с разрядами адреса и сигнал а0.-31750-635000ВНЕа0Вид пересылки00Пересылается слово01Пересылается только старший байт10Пересылается только младший байт11Отсутствие информации на ШД МПрАдреса УС по прежнему идут подряд.Схема буфера: Б) Реализация второй интерфейсной функции (схема селектора адреса SA)Селектор адреса выполняет функцию селектирования адресов, присвоенных УС.514350090868500На практике, при разработке схемы селектора адреса для обработки младших разрядов, в нашем случае a0,a1, используется дешифратор. Остальные разряды a2-a9 обрабатываются с помощью схемы из двух логических элементов КР1533ЛА2 и КР1533ЛА1, с учетом сигнала AEN –сигнал разрешения адреса, единичное значение которого запрещает работу данного УС, если по СШ выполняется ПДП к другим УС. В нашем случае адреса выглядят следующим образом587H (для CRH) 10110000111 ADR3 00 ADR0 01 ADR2 10 ADR3Схема селектор адреса SA для нашего адреса с n=2:440563029908500В) Реализация третьей интерфейсной функции (схема STR)17780592455002857530670500Из МПр в УС поступают управляющие сигналы чтения IOR и записи IOW1778060769500IOR – командный строб чтения, по которому содержимое адресуемого порта читается в МПр по ШДIOW – командный строб записи, по которому либо в адресный порт записывается код с ШД, либо этот код воспринимается PIT как приказ выполнить ту или иную операцию.Схема STR для наших адресов и при n=2Г) Совмещенная схема SA+STR При большом количестве стробов используют микросхему дешифраторов, причем наличие у дешифраторов входов разрешения позволяет строить совмещенные схемы SA+STR.Этап 3Определение требуемых стробов записи и чтения. Таблица обращения к портам УС. По заданию стробов чтения требуется 4, а ИЧ формирует только 2. Поэтому размножаем каждый из двух стробов до двух в зависимости от триггера активности канала (Та).Стробов записи требуется 7, поэтому размножаем STRW0 до двух, в зависимости от Та, а STRW1 пяти, в зависимости от D3 и D2 и Та.Таблица обращений для PIT c 2 каналами(К0,К1 ) и n=1. В канале 0 используется 8-разрядный СЕ,OL и CR и реализовывается 2 режима. В канале 1 используется 8-разрядный СЕ,OL и CR и реализовывается 1 режим.В нашем случае требуется 7 стробов записи, поэтому мы вводит Триггер активности канала(Та)= 0, если работает К0 1, если работает К15105405080 - - - - - - №реж BCD00 - - - - - - №реж BCDRCW051054062865 - - - - - - - BCD00 - - - - - - - BCDRCW1Таблица обращения к портам.-3048016065500CS508016129000IOR2540016129000IOWA0ОперацииЧтение (ввод)0010Чтение из OL0 , если Та=0, или из OL1, если Та=1.0011Чтение байта состояния из К0,если Та=0,или из К1, если Та=1.Запись (вывод)0100Запись в CR0, если Та=0, или запись в CR1, если Та=1.0101«установка/сброс Та», если D3D2=00; запись в RCW0, если D3D2=01 и Та=0; запись в RCW1, если D3D2=01 и Та=1; «защелка К0», если D3D2=10 и Та=0; «защелка К1», если D3D2=10 и Та=1.Чтобы установить или сбросить Та по ШД передается байт вида:114300120015 - - - - - 0 0 Та00 - - - - - 0 0 ТаЕсли Та=0- сброс, если Та=1-устновка.Схема Та:Этап 4 Принципиальная схема операционной части устройства сопряжения Схема привязкиОсновная проблема – привязка к текущему импульсу CLK момента начала цикла счета в CE. Привязку реализует цепочка из 2х триггеров. Рис.4.

Список литературы

1. Новиков Ю. В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. – М.: Мир, 2001. – 379 с.

2. Угрюмов Е. П. Цифровая схемотехника: учеб. пособие для вузов. – 3-е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2010. – 816 с.

3. В.А. Райхлин, А.Н. Борисов. Основы организации МПС. Уч. пособие для вузов. КГТУ-КАИ, Казань, 1998.

4. Нефедов А.В. Интегральнае микросхемы и их зарубежные аналоги.: Справочник. Т.10. – М.: ИП РадиоСофт, 2001. – 544 с.

5. Курс лекций по микропроцессорным системам 2015 г.

Пожалуйста, внимательно изучайте содержание и фрагменты работы. Деньги за приобретённые готовые работы по причине несоответствия данной работы вашим требованиям или её уникальности не возвращаются.
* Категория работы носит оценочный характер в соответствии с качественными и количественными параметрами предоставляемого материала. Данный материал ни целиком, ни любая из его частей не является готовым научным трудом, выпускной квалификационной работой, научным докладом или иной работой, предусмотренной государственной системой научной аттестации или необходимой для прохождения промежуточной или итоговой аттестации. Данный материал представляет собой субъективный результат обработки, структурирования и форматирования собранной его автором информации и предназначен, прежде всего, для использования в качестве источника для самостоятельной подготовки работы указанной тематики.
© Рефератбанк, 2002 - 2020