Вход

Структурная схема запоминающего устройства.

Рекомендуемая категория для самостоятельной подготовки:
Доклад*
Код 130170
Дата создания 2009
Страниц 8
Мы сможем обработать ваш заказ (!) 24 апреля в 12:00 [мск]
Файлы будут доступны для скачивания только после обработки заказа.
860руб.
КУПИТЬ

Фрагмент работы для ознакомления

- После снятия сигнала «R» микросхемы памяти запираются и сигнал «А19» так же может быть снят. Что, собственно, и происходит. В регистре данных в это время хранятся все 64 разряда запрашиваемых разряда.
- На шине управления выставляется сигнал «Готовность» показывающий что устройство отработало и на шине данных выставлены запрошенные данные.
Достоинства схемы.
Система построена таким образом, что в работе использует тактовые импульсы, задающие частоту работы БУ запоминающего устройства. БУ реагирует на первый фронт импульса (смена сигнала с 0 на 1), однако для управления внутренними устройствами БУ использует как первый так и второй фронт импульса. Таким образом общая (внутренняя) частота работы блока памяти в два раза выше чем частота тактовых импульсов (ТИ). Этот прием позволяет сократить время обработки команды в два раза, повышая производительность не только блока памяти, но и системы в целом.
Недостатки схемы.
К недостаткам схемы можно отнести отсутствие возможности доступа к данным, используя смещение внутри самих данных. Т. е. например, считать не весь блок данных в 64 бита (8 байт), а скажем 2 – 8-й байты данных из блока. Однако введение такой возможности потребует пересмотра всей схемы устройства и увеличению времени обработки команды в несколько раз, что неминуемо снизит общую производительность системы. Тем более что данный режим может использоваться в крайне редких случаях.
Так же к недостаткам схемы, в определенном смысле, можно отнести отсутствие системы контроля выполнения команды, что так же может понизить производительность блока минимум в два раза. В любом случае проверку качества записи информации в блок можно осуществить внешними методами – скажем программными.
ЗУ
1Мх8
W
R
ЗУ
1Мх8
W
R
ЗУ
1Мх8
W
R
ЗУ
1Мх8
W
R
D0 – D7
D8 – D15
D16 – D23
D24 – D31
Сдвиговый
регистр Данных
R W C
Шина данных
(0 – 63)
Регистр Адреса
А
Шина адреса
(0 – 18)
А0 – А18
Блок управления
Адрес
Запись W
Чтение R
ТИ A19
Сдвиг (С)
Готовность
А19
А19
А19
А19
Назначение элементов схемы
ЗУ – запоминающие устройства, обеспечивают хранение данных.
Регистр Адреса – служит для запоминания адреса, по которому обращается внешнее устройство, и передачи его на внутреннюю шину адреса блока.
Сдвиговый регистр данных – предназначен для запоминания данных выставленных внешним устройством на шине данных в режиме записи, разрезания их пополам для дальнейшей передачи их по внутренней шине данных. В режиме чтения Сдвиговый регистр получает 32-х битные данные с внутренней шины данных и преобразования их в 64-х разрядные данные.
Блок управления – служит для обработки внешних управляющих сигналов и управления внутренними устройствами блока, путем формирования последовательности управляющих сигналов.
Очень похожие работы
Пожалуйста, внимательно изучайте содержание и фрагменты работы. Деньги за приобретённые готовые работы по причине несоответствия данной работы вашим требованиям или её уникальности не возвращаются.
* Категория работы носит оценочный характер в соответствии с качественными и количественными параметрами предоставляемого материала. Данный материал ни целиком, ни любая из его частей не является готовым научным трудом, выпускной квалификационной работой, научным докладом или иной работой, предусмотренной государственной системой научной аттестации или необходимой для прохождения промежуточной или итоговой аттестации. Данный материал представляет собой субъективный результат обработки, структурирования и форматирования собранной его автором информации и предназначен, прежде всего, для использования в качестве источника для самостоятельной подготовки работы указанной тематики.
bmt: 0.009
© Рефератбанк, 2002 - 2024