Разработка восьми разрядного микропроцессора с использованием принципа схемной логики, выполняющего операцию умножения чисел, представленных в прямом коде, начиная с младших разрядов, со сдвигом суммы частичных произведений вправо

Введение 2
1 Составление словесного алгоритма……………………………………………4
2 Синтез операционного устройства……………………………………………8
3 Синтез управляющего устройства в формате автомата Мили…………………11
3.1 Построение схемы алгоритма в микрооперациях……………………11
3.2 Построение схемы алгоритма в микрокомандах………………………12
3.3 Построение графа функционирования…………………………………13
3.4 Кодирование состояний устройства……………………………………14
3.5 Структурная схема управляющего устройства…………………………15
3.6 Построение таблицы функционирования комбинационного узла……16
3.7 Запись логических выражений для выходных величин комбинационного узла………………………………………………………17
3.8 Построение схемы комбинационного узла и процессора………………18
Литература………………………………………………………………………………20

Число разрядов кода выбирается из следующих соображений: если число состояний равно M кодовых операций, то для обеспечения М кодовых комбинаций требуется k-разрядный код, где k- минимальное число, при котором выполняется неравенство M≤ 2k.
В разработанном алгоритме M=4 и k=2. Таким образом, состояния управляющего устройства отображаются двухразрядными кодовыми комбинациями, задаваемыми состояниями триггеров 1 и 2 (Q1и Q2). Соответствие между состояниями устройства и кодовыми комбинациями приведены в таблице 4.
Таблица 4 - Соответствие между состояниями устройства и кодовыми комбинациями
Состояния устройства Кодовая комбинация Q2 Q1 a0 0 0 a1 0 1 a2 1 0 a3 1 1
3.5 Структурная схема управляющего устройства
Структурная схема управляющего устройства представлена на рисунке 6. Триггеры 1 и 2 образуют двух разрядный регистр текущего состояния устройства. Комбинационный узел по состоянию регистра (комбинации значений Q2 и Q1) и значениями поступающих с выхода операционного устройства условий x1 и x2 определяет новое состояние, в которое должно перейти операционное устройство. При этом формируются также сигналы S2, R2, S1, R1, которые в момент положительного фронта синхросигнала C устанавливают в регистре кодовую комбинацию, соответствующую следующему состоянию устройства.
Комбинационный узел также формирует управляющие сигналы y1, … , y9, под действием которых в операционном устройстве выполняются микрооперации. Дальнейшие шаги по синтезу управляющего устройства сводятся к синтезу его комбинационного узла.
Рисунок 6 - Структурная схема управляющего устройства
3.6 Построение таблицы функционирования комбинационного узла
Таблица функционирования содержит графы, в которые заносятся данные текущего состояния, значения выходных условий, данные следующего состояния, в которое должно перейти устройство, и выходные сигналы комбинационного узла. Функционирование комбинационного узла разрабатываемого управляющего устройства представлено в таблице 5.
Заполнение таблицы производится следующим образом:
Берется начальное состояние a0 и записывается кодовая комбинация из таблицы 4.
Заполняется колонка следующего состояния, которое по графу задает состояние a1 и записывается кодовая комбинация из таблицы 4.
Колонка «Условие перехода» согласно графу не содержит значений и поэтому мы записываем «-».
Колонка «Сигналы установки триггеров регистра» заполняется в зависимости от того, из какого состояния в какое переходит комбинационный узел и соответственно какие значения необходимо сформировать на выходах триггеров.
Если в триггер был записан 0, а нужно записать 1, то 1 подается на нужный вход S, если в триггер была записана 1, а нужно записать 0, то 1 подается на вход R.
Колонка управляющих сигналов заполняется согласно графу: y1,y2,y3,y4,y5.
Далее можно заполнять другую строку таблицы, выбрав очередную стрелку на графе. В таблице 5 отражены все стрелки изображенные на графе.
Таблица 5 - Функционирование комбинационного узла
Текущее состояние Следующее состояние Условие
перехода Выходные сигналы Обозначение Кодовая комбинация Обозначение Кодовая комбинация Сигналы установки триггеров регистра Управляющие сигналы микроопераций Q2 Q1 Q2 Q1 a0 0 0 a1 0 1 - S1 y1,y2,y3,y4,y5 a1 0 1 a2 1 0 x1 S2, R1 y6 a1 0 1 a2 1 0 S2, R1 - a2 1 0 a3 1 1 - S1 y7,y8 a3 1 1 a0 0 0 R2, R1 y9 a3 1 1 a1 0 1 x2 R2 - 3.7 Запись логических выражений для выходных величин комбинационного узла
Для каждой строки таблицы функционирование комбинационного узла запишем логическое выражение в следующей форме: в левой части выражения перечислим переменные, приведенные в графе выходных величин, а в правой части – логическое выражение, представленное через текущее состояние ai и значения условий перехода. Все логические выражения приведены в таблице 6.
Таблица 6 - Функционирование комбинационного узла
Состояние Условие Сигналы триггеров Управляющие сигналы Логические выражения a0 - S1 y1,y2,y3,y4,y5 S1, y1,y2,y3,y4,y5= a0 a1 x1 S2; R1 y6 S2; R1, y6= a1 x1 a1 S2; R1 - S2; R1= a1 a2 - S1 y7,y8 S1, y7,y8= a2 a3 R1; R2 y9 R2; R1, y9= a3 a3 x2 R2 - R2= a3 x2
Определим логическое выражение для каждой выходной величины. Для этого записываем равенство, в левой части которого указываем выходную величину, в правой части – связанные через операцию дизъюнкции (логическое сложение) правые части тех из ранее составленных выражений, в которых представлена данная выходная величина. Полученные выражения приводим к минимальной форме и записываем в таблицу 7.
Таблица 7
Выходные величины Логические выражения для комбинационного узла Логические выражения для каждой выходной величины 1 2 3 S1 S1, y1,y2,y3,y4,y5= a0
S1, y7,y8= a2 S1= a0+a2 R1 S2; R1, y6= a1 x1
S2; R1= a1
R2; R1, y9= a3 R1= a1 x1+a1+a3= a1+a3 S2 S2; R1, y6= a1 x1
S2; R1= a1 S2= a1 x1+a1= a1 R2 R2; R1, y9= a3
R2= a3 x2 R2= a3+ a3 x2= a3 y1,y2,y3,y4,y5 S1, y1,y2,y3,y4,y5= a0 y1,y2,y3,y4,y5= a0 y6 S2; R1, y6= a1 x1 y6= a1 x1 y7,y8 S1, y7,y8= a2 y7,y8= a2 y9 R2; R1, y9= a3 y9= a3 3.8 Построение схемы комбинационного узла и процессора
По полученным данным в пункте 3.7 строится логическая схема комбинационного узла. Входящие в выражения значения а0, а1, а2, a3 определяемые комбинацией значений Q2 и Q1, могут быть получены с помощью дешифратора. Остальная часть схемы строиться в соответствии с полученными для выходных величин логическими выражениями. Схема комбинационного узла приведена на рисунке 7.
Рисунок 7 - Логическая схема комбинационного узла
Рисунок 8 - Логическая схема управляющего устройства

Рисунок 9 - Логическая схема процессора
Литература
Калабеков Б.А. Цифровые устройства и микропроцессорные системы. Учебник для техникумов. Москва, «Горячая линия - ТЕЛЕКОМ», 2002
Каган Б.М., Каневский М.М. Цифровые вычислительные машины и системы. Под редакцией Б.М. Кагана. Изд. 2-е, перераб. Учебное пособие для вузов. М.: «Энергия», 1974
8
1
1